最近，Wolfspeed和台湾盛新材料分别在8英寸碳化硅衬底质量方面取得新的进展。

9月27日，Wolfspeed宣布推出新型的优质（Premium）8英寸n型碳化硅衬底，实现8英寸SiC材料产品组合的扩充。

据介绍，Wolfspeed的Premium 8英寸碳化硅衬底，在缺陷和形貌稳定性方面实现提升，有助于提高碳化硅器件的良率。

Wolfspeed材料业务部执行副总裁Cengiz Balkas博士表示，Wolfspeed的Premium 8英寸碳化硅衬底，经行业标准X射线形貌法验证，微管缺陷的密度少于0.01个/cm²，单片8英寸衬底的微管缺陷数量少于3个，同时还具有极低的螺位错密度（TSD）。

根据“行家说三代半”的追踪调研，Wolfspeed的8英寸碳化硅衬底从首次成功研发，到目前已经历经11年时间，并且已连续生产超过4年。

早在2015年Wolfspeed就在全球率先研发出8英寸SiC衬底。2022年，Wolfspeed的8英寸SiC晶圆产线投产，2023年前后，采用自家8英寸衬底的SiC器件开始进入客户供应体系。2025年9月，Wolfspeed正式宣布对外供应8英寸碳化硅材料，此前已经向部分客户供货，并经过客户反馈和验证。2026年9月，他们又宣布对外销售更高规格的Premium版本8英寸SiC衬底。

“行家说三代半”对比数据发现，从2015年到2026年，Wolfspeed将8英寸SiC衬底的微管缺陷至少降低了200倍左右——从2015年的2.03个/cm²（合计638个微管缺陷/片），降至0.1个/cm²（2017年，合计31个微管缺陷/片），再到2026年的0.01个/cm²。

从其他厂商的公开信息来看，他们的8英寸SiC衬底微管缺陷密度接近甚至优于Wolfspeed 2017年的数据，部分厂商达到0.05个/cm²，而现在Wolfspeed又把高端8英寸SiC衬底的质量门槛进一步往上推。

不同于Wolfspeed，台湾盛新材料的8英寸进展主要聚焦于下一代P型碳化硅衬底。

根据中国台湾媒体9月4日报道，盛新材料对外展示了6英寸和8英寸的P型碳化硅衬底，主要面向超高压电力应用，包括智能电网、轨道交通以及高功率电气系统等领域。

根据行家说《2026碳化硅衬底与外延产业调研白皮书》梳理，自2014年起，全球P型SiC衬底技术历经十余年演进，尺寸从3英寸逐步扩展至12英寸。2024年后，P型SiC衬底技术重心转向降低晶体缺陷与提升晶体质量，2026年部分厂商已实现6-8英寸高质量P型SiC衬底的技术突破。

2026年，碳化硅fabless和模块企业导入8英寸技术的速度明显加快，最近，中恒微半导体也展示了8英寸碳化硅晶圆产品。

9月24日，中恒微发文称，他们参加了“2026 世界制造业大会”，展示公司在宽禁带半导体领域的创新成果。

据介绍，中恒微在本次展会上，现场展示了8 英寸SiC晶圆与8英寸IGBT晶圆。该公司表示，这标志着他们在芯片设计与制造端实现了完整布局，从上游晶圆到下游模块封装的全链条技术能力，为产品性能与稳定供货提供坚实支撑。

外延端：

新企业制备高质量8英寸碳化硅外延

在8英寸碳化硅外延技术方面，最近，国内有2家机构/企业发表了相关论文。

根据论文，天津大学精密测试技术及仪器国家重点实验室与河北坤润半导体材料有限公司成功制备了高质量的8英寸4H-SiC外延片，厚度均匀性为0.86%，掺杂浓度均匀性为1.38%。

据介绍，他们采用水平式热壁MOCVD，在8英寸200 mm、4°偏轴衬底上生长了4H-SiC同质外延层，主要是通过气流通道分区调节、主H₂流量优化、晶圆高速旋转，将厚度和掺杂均匀性做到较好水平，并证明批次稳定性。并通过优化 C/Si 比到 0.75，显著降低缺陷密度，提高可用面积良率。

据介绍，该工艺在5×5 mm²芯片尺寸下实现了98.72%的可用面积良率，且缺陷密度低。他们还使用优化后的工艺，进行了超过75批次的8英寸SiC外延生长，统计分析显示，外延片的平均厚度和掺杂均匀性分别为1.00%和1.92%，预计5×5 mm²管芯平均良率为97.10%。这些外延片在制造1200 V、15 mΩ MOSFET器件的平均良率为95.90%。

该团队认为，他们的8英寸4H-SiC外延工艺能够应用于大规模生产。